بایگانی برچسب: زبان Verilog

آموزش Verilog – ماژول‌ها

ماژول‌ها یادگرفتن وریلاگ به خودی خود کار دشواری نیست؛ اما اینکه بتوانیم یک مدار را با وریلاگ خوب طراحی کنیم، بعضا ممکن است کار دشواری باشد. اما نگران نباشید؛ ما در اینجا با تمرکز بر یک طراحی ساده جلو می‌ر‌ویم و می‌کوشیم تا به ساده‌ترین حالت ممکن همه‌چیز را به …

ادامه نوشته »